基于FPGA的高精度守時(shí)方法研究

1 引言

高精度授時(shí)系統(tǒng)被廣泛用于衛(wèi)星導(dǎo)航、電力同步采樣系統(tǒng)中^[1]。起初高精度授時(shí)系統(tǒng)在導(dǎo)航衛(wèi)星失連下，由于恒溫晶振實(shí)際值與標(biāo)稱值存在誤差，所以1 h守時(shí)誤差可達(dá)到幾微秒。近些年，部分學(xué)者提出統(tǒng)計(jì)每分鐘標(biāo)準(zhǔn)秒脈沖信號(hào)下授時(shí)晶振產(chǎn)生的總脈沖數(shù)的方法來修正導(dǎo)航衛(wèi)星失連后授時(shí)系統(tǒng)的守時(shí)誤差^[2]。但此方法度取決于導(dǎo)航衛(wèi)星失連前1 min的晶振計(jì)數(shù)模塊記錄的脈沖數(shù)值，因而靈活性低且并未從根本上消除累積誤差帶來的影響。針對(duì)現(xiàn)有技術(shù)的不足，本文提出一種以統(tǒng)計(jì)學(xué)為基礎(chǔ)消除累積誤差的高精度守時(shí)方法。

2 守時(shí)總體方案

守時(shí)方案設(shè)計(jì)了5個(gè)模塊：導(dǎo)航衛(wèi)星信號(hào)接收模塊、時(shí)間解碼模塊、晶振計(jì)數(shù)模塊、模擬秒脈沖產(chǎn)生模塊、顯示模塊。守時(shí)方案框圖如圖1所示。由導(dǎo)航衛(wèi)星信號(hào)接收模塊接收衛(wèi)星信號(hào)，輸出標(biāo)準(zhǔn)秒脈沖和時(shí)間碼至FPGA時(shí)間解碼模塊，FPGA解出時(shí)間信息并根據(jù)通訊協(xié)議發(fā)送給顯示模塊^[3, 4, 5]。晶振輸出脈沖至FPGA，晶振計(jì)數(shù)模塊計(jì)錄標(biāo)準(zhǔn)秒脈沖每個(gè)周期內(nèi)晶振脈沖數(shù)^[6]。當(dāng)記錄時(shí)間達(dá)到30 min，計(jì)算這組數(shù)據(jù)的均值和方差。導(dǎo)航衛(wèi)星失連后，根據(jù)前30 min計(jì)算的均值和方差動(dòng)態(tài)設(shè)置晶振計(jì)數(shù)模塊的脈沖產(chǎn)生計(jì)數(shù)器閾值以產(chǎn)生高精度的模擬秒脈沖。

3 守時(shí)硬件設(shè)計(jì)

FPGA采用Altera公司Cyclone II系列中的EP2C8T144C8N，該芯片具有144個(gè)IO端口、36個(gè)RAM塊、2個(gè)PLL鎖相環(huán)、18個(gè)嵌入式乘法器、四種配置方式和AS、JTAG下載調(diào)試接口。EP2C8T144C8N擁有豐富的資源且編程靈活，使得該芯片作為系統(tǒng)主控芯片^[7, 8, 9]。導(dǎo)航衛(wèi)星信號(hào)接收模塊采用MHKJ-1612為主芯片，其能提供的授時(shí)服務(wù)。通過使用量化誤差信息去補(bǔ)償時(shí)間脈沖中的顆粒誤差，導(dǎo)航衛(wèi)星信號(hào)接收模快能夠配置輸出時(shí)間脈沖頻率，授時(shí)精度可高達(dá)15 ns。即使設(shè)備在有遮擋物的情況下保證有一顆衛(wèi)星正常連接，芯片就能輸出準(zhǔn)確的時(shí)間信息。導(dǎo)航衛(wèi)星信號(hào)接收模塊與FPGA采用串口通信，有多種波特率可供選擇。系統(tǒng)晶振采用恒溫晶振，頻率精度可以達(dá)到正負(fù)0.2 ppm。消耗電流一般300 mA~2 A，主要應(yīng)用于衛(wèi)星，通訊基站等。守時(shí)部分硬件連接圖如圖2所示。

4 守時(shí)軟件設(shè)計(jì)

4.1 同步秒脈沖信號(hào)設(shè)計(jì)

授時(shí)系統(tǒng)導(dǎo)航衛(wèi)星連接正常情況下，導(dǎo)航衛(wèi)星信號(hào)接收模塊接收到衛(wèi)星信號(hào)產(chǎn)生標(biāo)準(zhǔn)秒脈沖和時(shí)間碼，并發(fā)送給FPGA接收模塊。FPGA利用PLL鎖相環(huán)將50 MHz恒溫晶振倍頻到200 MHz，當(dāng)晶振計(jì)數(shù)模塊脈沖計(jì)數(shù)值達(dá)到閾值或檢測(cè)到導(dǎo)航衛(wèi)星信號(hào)接收模塊輸出的標(biāo)準(zhǔn)秒脈沖信號(hào)上升，FPGA產(chǎn)生100 ms高電平信號(hào)并將晶振計(jì)數(shù)器清0，隨后產(chǎn)生低電平信號(hào)。同步標(biāo)準(zhǔn)秒脈沖產(chǎn)生流程圖如圖3所示。

4.2 平均脈沖數(shù)及方差設(shè)計(jì)

當(dāng)存儲(chǔ)時(shí)間達(dá)到30 min時(shí)，利用 為1 s內(nèi)晶振的脈沖數(shù)值，n為時(shí)長(zhǎng))和s²= ( 為平均1 s內(nèi)晶振的脈沖數(shù)，X_i為1 s內(nèi)晶振的脈沖數(shù)值)公式求出1 s內(nèi)晶振的平均脈沖數(shù)和方差。根據(jù)拉依達(dá)準(zhǔn)則，剔除數(shù)據(jù)中數(shù)值中大于  ± s+3 s或者小于x--3 s的異常值，然后再一次利用公式求出剔除后數(shù)據(jù)的平均值和方差。平均1 s內(nèi)晶振的脈沖數(shù)以及方差產(chǎn)生的流程圖如圖4所示。

4.3 導(dǎo)航衛(wèi)星失連后的高精度秒脈沖產(chǎn)生設(shè)計(jì)

導(dǎo)航衛(wèi)星失連后，FPGA根據(jù)每秒內(nèi)晶振脈沖數(shù)的平均值和方差，求出  ± s+3 s和  ± s-3 s作為設(shè)定脈沖計(jì)數(shù)的兩個(gè)閾值BV1、BV2。在一個(gè)周期T內(nèi)，前 當(dāng)晶振脈沖計(jì)數(shù)達(dá)到BV1的時(shí)候，產(chǎn)生一個(gè)滯后模擬秒脈沖(與標(biāo)準(zhǔn)秒脈沖秒頭相比)；后 當(dāng)晶振脈沖計(jì)數(shù)達(dá)到BV2的時(shí)候，產(chǎn)生一個(gè)超前模擬秒脈沖。產(chǎn)生的模擬秒脈沖秒頭在標(biāo)準(zhǔn)秒脈沖左右有規(guī)律的晃動(dòng)從而消除累積誤差。導(dǎo)航衛(wèi)星失連后的高精度秒脈沖產(chǎn)生流程圖如圖5所示。

5 實(shí)驗(yàn)結(jié)果分析

為避免測(cè)試結(jié)果的偶然性,實(shí)驗(yàn)使用4套授時(shí)系統(tǒng)板，采用50 MHz標(biāo)稱值的恒溫晶振，精度可達(dá)正負(fù)0.2 ppm。先將恒溫晶振輸出的50 MHz的脈沖信號(hào)倍頻到200 MHz，然后統(tǒng)計(jì)標(biāo)準(zhǔn)秒脈沖信號(hào)每個(gè)周期下授時(shí)系統(tǒng)恒溫晶振所產(chǎn)生的脈沖數(shù)值的均值和動(dòng)態(tài)方差。測(cè)試結(jié)果如表1所示。

表 1 導(dǎo)航衛(wèi)星未失連下每秒晶振脈沖數(shù)值的均值和方差Tab. 1 Crystal’s average pulses number per second and variance when navigation satellite works

表1統(tǒng)計(jì)了不同時(shí)刻秒脈沖單位時(shí)間內(nèi)晶振的脈沖數(shù)值的平均值和方差。圖6圖7橫坐標(biāo)為時(shí)間，縱坐標(biāo)為均值和方差，折線圖直觀的反映了均值和方差隨著時(shí)間的變化趨勢(shì)。表2統(tǒng)計(jì)了在導(dǎo)航衛(wèi)星失連下不同時(shí)刻模擬秒脈沖與標(biāo)準(zhǔn)秒脈沖的誤差。圖8橫坐標(biāo)為時(shí)間，縱坐標(biāo)為誤差大小，折線圖直觀的反映了誤差隨著時(shí)間的變化趨勢(shì)。

圖 6 均值隨時(shí)間變化折線圖

圖 7 方差隨時(shí)間變化折線圖

圖 8 守時(shí)誤差隨時(shí)間變化折線圖

表 2 導(dǎo)航衛(wèi)星失連下守時(shí)誤差Tab. 2 Punctuality error when navigation satellite lost

6 結(jié)語

本文通過統(tǒng)計(jì)30 min內(nèi)標(biāo)準(zhǔn)秒脈沖每秒晶振脈沖數(shù)值的均值和動(dòng)態(tài)方差，動(dòng)態(tài)設(shè)置晶振計(jì)數(shù)模塊計(jì)數(shù)閾值以產(chǎn)生模擬秒脈沖，以達(dá)到高精度守時(shí)目的。從實(shí)驗(yàn)可知，秒脈沖在導(dǎo)航衛(wèi)星失連1 h內(nèi)，與標(biāo)準(zhǔn)秒脈沖相比秒頭誤差不超過250 ns，符合電力、靶場(chǎng)等系統(tǒng)守時(shí)要求。